La serie XC7A50T-2CPG236I Artix ® -7 está optimizada para aplicaciones de bajo consumo que requieren transceptores en serie, alto DSP y rendimiento lógico. Proporcionar el costo total de material más bajo para aplicaciones de alto rendimiento y sensibles a los costos.
La serie XC7A50T-2CPG236I Artix ® -7 está optimizada para aplicaciones de bajo consumo que requieren transceptores en serie, alto DSP y rendimiento lógico. Proporcione el costo total de material más bajo para aplicaciones de alto rendimiento y sensibles a los costos.
Características del producto
La lógica FPGA avanzada de alto rendimiento se basa en una verdadera tecnología de tabla de búsqueda (LUT) de 6 entradas y se puede configurar como memoria distribuida.
RAM en bloque de doble puerto de 36 Kb con lógica FIFO incorporada para almacenamiento en búfer de datos en el chip.
Tecnología SelectIO ™ de alto rendimiento, compatible con interfaces DDR3 de hasta 1866 Mb/s.
Conexión en serie de alta velocidad, transceptor gigabit incorporado, con velocidades que van desde 600 Mb/s hasta 6,6 Gb/s y luego hasta 28,05 Gb/s, proporcionando un modo especial de bajo consumo optimizado para interfaces de chip a chip.
Interfaz analógica configurable por el usuario (XADC), integrada con un convertidor analógico a digital de 1 MSPS de 12 bits de doble canal y sensores térmicos y de potencia en chip.
Chip DSP con multiplicadores de 25 x 18, acumulador de 48 bits y diagrama de escalera previo para filtrado de alto rendimiento (incluido filtrado de coeficientes simétricos optimizados).
Un potente chip de administración de reloj (CMT) que combina módulos de bucle de bloqueo de fase (PLL) y administrador de reloj de modo mixto (MMCM) para lograr alta precisión y baja fluctuación.
Utilizando MicroBlaze ™ Implementación rápida de procesamiento integrado por procesadores.
Bloque integrado PCI Express ® (PCIe), adecuado para diseños de puertos raíz y endpoints de hasta x8 Gen3.
Múltiples opciones de configuración, incluida la compatibilidad con almacenamiento de productos básicos, cifrado AES de 256 bits con autenticación HRC/SHA-256 y detección y corrección SEU integradas.
Chip flip de bajo costo, cableado, chip desnudo y empaque de chip flip de alta integridad de señal, lo que facilita la migración entre productos en la misma serie de paquetes. Todos los paquetes están disponibles en envases sin plomo y algunos paquetes ofrecen opciones con plomo.
Diseñado para un alto rendimiento y bajo consumo de energía, adopta tecnología de proceso HPL, HKMG, 28 nanómetros, tecnología de proceso de voltaje central de 1,0 V y una opción de voltaje central de 0,9 V que puede lograr un menor consumo de energía.
