El XC7A50T-3FGG484E ha sido optimizado para aplicaciones de bajo consumo que requieren transceptores en serie, alto DSP y rendimiento lógico. Proporcione el costo total de material más bajo para aplicaciones de alto rendimiento y sensibles a los costos.
El XC7A50T-3FGG484E ha sido optimizado para aplicaciones de bajo consumo que requieren transceptores en serie, alto DSP y rendimiento lógico. Proporcione el costo total de material más bajo para aplicaciones de alto rendimiento y sensibles a los costos.
Características funcionales
Lógica FPGA avanzada de alto rendimiento basada en tecnología de tabla de búsqueda real de 6 entradas, configurable como memoria distribuida.
RAM en bloque de doble puerto de 36 Kb con lógica FIFO incorporada para almacenamiento en búfer de datos en el chip.
Tecnología SelectIO ™ de alto rendimiento, compatible con interfaces DDR3 de hasta 1866 Mb/s.
Conexión en serie de alta velocidad, transceptor gigabit incorporado, con velocidades que van desde 600 Mb/s hasta 6,6 Gb/s y luego hasta 28,05 Gb/s, proporcionando un modo especial de bajo consumo optimizado para interfaces de chip a chip.
La interfaz analógica configurable por el usuario integra un convertidor analógico a digital de 1 MSPS de 12 bits de doble canal y sensores térmicos y de potencia en chip.
Chip procesador de señal digital, equipado con multiplicadores de 25 x 18, acumulador de 48 bits y diagrama de escalera previo para filtrado de alto rendimiento, incluido filtrado de coeficientes simétricos optimizados.
Un potente chip de gestión de reloj que combina bucles bloqueados en fase y módulos de gestión de reloj en modo híbrido, capaces de lograr alta precisión y baja fluctuación.
Bloque integrado PCIe, adecuado para diseños de terminales y puertos raíz de hasta x8 Gen3.
Múltiples opciones de configuración, incluida la compatibilidad con almacenamiento de productos básicos, cifrado AES de 256 bits con autenticación HRC/SHA-256 y detección y corrección SEU integradas.
