El XC7A50T-3FGG484E se ha optimizado para aplicaciones de baja potencia que requieren transceptores en serie, DSP alto y rendimiento lógico. Proporcione el costo total de material total para aplicaciones sensibles al alto rendimiento y costos.
El XC7A50T-3FGG484E se ha optimizado para aplicaciones de baja potencia que requieren transceptores en serie, DSP alto y rendimiento lógico. Proporcione el costo total de material total para aplicaciones sensibles al alto rendimiento y costos.
Características funcionales
Lógica FPGA de alto rendimiento avanzada basada en la verdadera tecnología de tabla de búsqueda de 6 entradas, configurable como memoria distribuida.
RAM de bloque de doble puerto de 36 kb con lógica FIFO incorporada para almacenamiento en búfer de datos en chip.
Tecnología SelectIO ™ de alto rendimiento, que admite interfaces DDR3 hasta 1866 MB/s.
Conexión en serie de alta velocidad, transceptor de gigabit incorporado, con velocidades que van desde 600 MB/s a hasta 6.6 GB/sy luego a 28.05 GB/s, proporcionando un modo especial de baja potencia optimizado para las interfaces de chip a chip.
La interfaz analógica configurable por el usuario integra un convertidor analógico a digital 1MSP de 12 bits de doble canal de 12 bits y sensores térmicos y de potencia en chip.
El chip del procesador de señal digital, equipado con multiplicadores de 25 x 18, acumulador de 48 bits y diagrama previo a la escalera para un filtrado de alto rendimiento, incluido el filtrado de coeficientes simétricos optimizados.
Un poderoso chip de gestión del reloj que combina bucles bloqueados por fase y módulos de gestión de reloj en modo híbrido, capaces de lograr una alta precisión y una fluctuación baja.
PCIe Bloque integrado, adecuado para el punto final de Gen3 hasta X8 y los diseños de puertos raíz.
Opciones de configuración múltiples, que incluyen soporte para el almacenamiento de productos básicos, cifrado AES de 256 bits con autenticación HRC/SHA-256 y detección y corrección de SEU incorporadas.
